👥 Autores

⚡ Jesús D. Garza Camarena

Tabla de contenido

🔶 Competencia Específica

Durante esta práctica, los estudiantes desarrollarán habilidades en el uso del lenguaje de descripción de hardware VHDL para diseñar un decodificador de binario a hexadecimal, implementado en un Dispositivo Lógico Programable Simple (SPLD). Los participantes se adentrarán en la síntesis de circuitos digitales mediante el lenguaje VHDL, explorando su poderosa capacidad para describir y modelar comportamientos dentro de los dispositivos programables. Esta experiencia destacará la precisión, flexibilidad y eficiencia que VHDL ofrece para el diseño de circuitos lógicos, enfatizando la importancia de una metodología sistemática en la elaboración de soluciones digitales eficaces.

🧠 Elementos de Competencia

  1. Dominio de VHDL para Diseño Lógico: Aplicar VHDL para describir y sintetizar un circuito, demostrando comprensión en la descripción de hardware.
  2. Implementación en SPLD: Utilizar un SPLD para implementar el diseño VHDL, aprovechando las ventajas de los dispositivos programables en la realización de circuitos complejos.
  3. Diseño de Decodificadores: Crear un decodificador optimizado, enfocándose en la precisión y eficiencia del diseño.
  4. Simulación de Diseño VHDL: Emplear herramientas de simulación para validar la funcionalidad y precisión del decodificador antes de la implementación física.
  5. Análisis y Depuración de Código VHDL: Identificar y corregir errores en la descripción VHDL, aplicando técnicas de depuración efectivas.
  6. Colaboración en Proyectos de Diseño: Trabajar en equipo para combinar habilidades y conocimientos en la implementación de proyectos de diseño complejos.
  7. Documentación de Proyectos: Elaborar documentación técnica comprensiva que detalle el diseño, implementación y simulación del circuito propuesto
  8. Responsabilidad Profesional en Diseño Electrónico: Promover la integridad y ética en el desarrollo de proyectos electrónicos, asegurando diseños responsables y de calidad

📝 Descripción de la práctica

Diseñar un decodificador binario de 4 bits (0000 hasta 1111) a hexadecimal (0 hasta F) utilizando solamente ecuaciones booleanas expresadas con lenguaje VHDL para su implementación en un Dispositivo Lógico Programable Simple (SPLD), con el fin de controlar un display de 7 segmentos. Este diseño se enfocará en traducir una entrada binaria de 4 bits en la representación hexadecimal correspondiente, visualizada a través de un display de 7 segmentos.

🔤 Procedimiento: